

# Análisis y Síntesis

Introducción a los Sistemas  
Lógicos y Digitales  
2016

## Métodos de análisis:

Tabla de verdad.

Heurístico.

Diagramas de estado.

Simulación.

Test del hardware.

etc.....



Ecuaciones:

$$J_1 = K_1 = 1 \quad J_2 = K_2 = x \cdot Q_1 + \bar{x} \cdot \bar{Q}_1 = \overline{x \oplus Q_1}$$

$$x \cdot y_1(n) + \bar{x} \cdot \bar{y}_1(n) = \overline{x \oplus y_1(n)}$$

Ecuación general del flip-flop JK:  $y(n+1) = J \cdot \overline{y(n)} + \bar{K} \cdot y(n)$

$$\left. \begin{array}{l} x=0 \\ x=1 \end{array} \right\} y_1(n+1) = 1 \cdot \overline{y_1(n)} + 0 \cdot y_1(n) = \overline{y_1(n)}$$

$$x=0 \Rightarrow J_2 = K_2 = \overline{0 \oplus \overline{Q_1}} = \overline{Q_1} \Rightarrow y_2(n+1) = \overline{y_1(n)} \cdot \overline{y_2(n)} + y_1(n) \cdot y_2(n)$$


$$y_2(n+1) = \overline{y_1(n) \oplus y_2(n)}$$

$$x=1 \Rightarrow J_2 = K_2 = \overline{1 \oplus Q_1} = Q_1 \Rightarrow y_2(n+1) = y_1(n) \cdot \overline{y_2(n)} + \overline{y_1(n)} \cdot y_2(n)$$

$$y_2(n+1) = y_1(n) \oplus y_2(n)$$

$$X=0 \begin{cases} Y_1(n+1) = \overline{Y_1(n)} \\ Y_2(n+1) = \overline{Y_1(n)} \oplus Y_2(n) \end{cases}$$

$$X=1 \begin{cases} Y_1(n+1) = \overline{Y_1(n)} \\ Y_2(n+1) = Y_1(n) \oplus Y_2(n) \end{cases}$$



Suponiendo que la entrada  $X$  se mantiene constante, se observa que las salidas cambian de tal forma que si  $X=0$ , las mismas evolucionan como un contador binario regresivo. Si en cambio,  $X=1$ , el modo de conteo es progresivo.


## Modelo de Mealy

La(s) salida(s) depende(n) de la(s) entrada(s) y del estado actual.



## Modelo de Moore

La(s) salida(s) depende(n) del estado actual.



## Modelo de descripción por MOORE

Se define estado a una dada combinación entre las salidas de los elementos de memoria (FFs) que conforman el circuito.


En Moore una salida NO puede cambiar su valor mientras esté en un dado estado.

En Mealy, en cambio, puede hacerlo.


En estos dos ejemplos hay una entrada entonces de cada estado hay dos posibilidades de acción.

Si hay dos entradas serán 4 y así sucesivamente.


La referencia temporal en estos diagramas está implícita:  
Para pasar de un estado a otro DEBE llegar un flanco de RELOJ.



## Modelo de descripción por MEALY



Analizar el siguiente circuito sincrónico



Ecuación de un FF tipo JK:  $Q^{n+1} = \overline{Q^n} \cdot J + Q^n \cdot \overline{K}$

$$\text{FF}_0: Q_0^{n+1} = \overline{Q_0^n} \cdot J_0 + Q_0^n \cdot \overline{K_0} = \overline{Q_0^n} \cdot J_0 + Q_0^n \cdot \overline{J_0} = Q_0^n \oplus J_0$$

$$J_0 = K_0 = 1 \Rightarrow Q_0^{n+1} = \overline{Q_0^n}$$

$$\text{FF}_1: Q_1^{n+1} = \overline{Q_1^n} \cdot J_1 + Q_1^n \cdot \overline{K_1} = \overline{Q_1^n} \cdot J_1 + Q_1^n \cdot \overline{J_1} = Q_1^n \oplus J_1$$

$$J_1 = K_1 = Q_0^n \Rightarrow Q_1^{n+1} = Q_1^n \oplus Q_0^n$$

$$\text{Si } Q_0^n = 0 \rightarrow Q_1^{n+1} = Q_1^n$$

$$\text{Si } Q_0^n = 1 \rightarrow Q_1^{n+1} = \overline{Q_1^n}$$

Ejemplo de análisis  
por diagrama de  
estado

$$FF_2 : Q_2^{n+1} = \overline{Q_2^n} \cdot J_2 + Q_2^n \cdot \overline{K_2} = \overline{Q_2^n} \cdot J_2 + Q_2^n \cdot \overline{J_2} = Q_2^n \oplus J_2$$

$$J_2 = K_2 = Q_0^n \cdot Q_1^n$$

$$Q_2^{n+1} = Q_2^n \oplus Q_0^n \cdot Q_1^n \Rightarrow$$


$$\text{Si } Q_1^n; Q_0^n \neq 11 \rightarrow Q_2^{n+1} = Q_2^n$$

$$\text{Si } Q_1^n; Q_0^n = 11 \rightarrow Q_2^{n+1} = \overline{Q_2^n}$$

Tabla de estados


	$Q_2^n$	$Q_1^n$	$Q_0^n$	$Q_2^{n+1}$	$Q_1^{n+1}$	$Q_0^{n+1}$
S <sub>0</sub>	0	0	0	0	0	1
S <sub>1</sub>	0	0	1	0	1	0
S <sub>2</sub>	0	1	0	0	1	1
S <sub>3</sub>	0	1	1	1	0	0
S <sub>4</sub>	1	0	0	1	0	1
S <sub>5</sub>	1	0	1	1	1	0
S <sub>6</sub>	1	1	0	1	1	1
S <sub>7</sub>	1	1	1	0	0	0

El circuito es un contador binario progresivo de 3 bits



## Ejemplo de análisis por diagramas de estados


Partimos del siguiente circuito:



$$Z = \bar{Y} \cdot Q_1 \cdot Q_0 ; D_0 = \bar{Q}_1 \cdot Y + \bar{Q}_0 \cdot Q_1 ; D_1 = \bar{Q}_1 \cdot \bar{Y} \cdot Q_0 + \bar{Y} \cdot Q_1 \cdot \bar{Q}_0 = \bar{Y} \cdot (Q_1 \oplus Q_0)$$

$$y=0 \Rightarrow \begin{cases} D_0 = \bar{Q}_0 \cdot Q_1 \\ D_1 = Q_0 \oplus Q_1 \end{cases} ; y=1 \Rightarrow \begin{cases} D_0 = \bar{Q}_1 + \bar{Q}_0 \cdot Q_1 \\ D_1 = 0 \end{cases}$$


	$Q_1^n$	$Q_0^n$	$D_1$	$D_0$	$D_1$	$D_0$	$Z$
$S_0$	0	0	0	0	0	<b>1</b>	0
$S_1$	0	1	1	0	0	1	0
$S_2$	1	0	1	1	0	1	0
$S_3$	1	1	0	0	0	0	1
			$y=0$	$y=1$		0	1



Este circuito puede ser un detector de secuencia cíclico de una entrada serie tal que si la secuencia es "100" sacará un 1 por la salida, caso contrario quedará siempre en 0.

Además, el siguiente bit después de detectar la secuencia correcta es descartado.....

## Simulación del circuito anterior



En este ejemplo, se realiza una posterior simulación por software con entrada por esquemático (MaxPlus-II) con lo cual puede ayudar a estudiar el comportamiento del circuito ya sea para estudiar un circuito desconocido como también para verificar el comportamiento de uno que se está diseñando.

## Métodos de síntesis:

Heurístico basado en:

Tabla de verdad.

Ecuaciones lógicas.

Diagramas de Karnaugh.

Diagramas de estados.




Síntesis con lógica standard.  
Síntesis por descripción en HDL.

Algoritmos de síntesis.


Diseño basado en Lenguaje de Descripción del Hardware (HDL)

etc.....



ESTADO REDUNDANTE


SE NECESITAN 2 FF



SE NECESITA 1 FF

## Contador binario progresivo-regresivo de 2 bits

Contador binario de 2 bits progresivo-regresivo MEALY



4 estados  $\Rightarrow$   
2 # #'s

E.A	E.S	Z		D	
		Z <sub>1</sub>	Z <sub>0</sub>	D <sub>1</sub>	D <sub>0</sub>
00 $\equiv$ S <sub>0</sub>	S <sub>3</sub> S <sub>1</sub>	11	01	11	01
01 $\equiv$ S <sub>1</sub>	S <sub>0</sub> S <sub>2</sub>	00	10	00	10
10 $\equiv$ S <sub>2</sub>	S <sub>1</sub> S <sub>3</sub>	01	11	01	11
11 $\equiv$ S <sub>3</sub>	S <sub>2</sub> S <sub>0</sub>	10	00	10	00
0	1	0	1	0	1
x		x		x	

COINCIDEN SALIDAS CON ESTADOS PARA ESTE CASO PARTICULAR

## Tablas de transición para generar el siguiente estado

TABLA DE TRANSICION  
FF "D"

$Q_n$	$Q_{n+1}$	D
0	0	0
0	1	1
1	0	0
1	1	1

TABLA DE TRANSICION  
FF "JK"

$Q_n$	$Q_{n+1}$	J	K
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0

## Tablas de transición para generar el siguiente estado

TABLA DE TRANSICION  
FF "D"

$Q_n$	$Q_{n+1}$	D
0	0	0
0	1	1
1	0	0
1	1	1

TABLA DE TRANSICION  
FF "JK"

$Q_n$	$Q_{n+1}$	J	K
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0

Método para  
lógica standard

	$\bar{Q}_1 \bar{Q}_0$	$\bar{Q}_1 Q_0$	$Q_1 \bar{Q}_0$	$Q_1 Q_0$
$x$	1 <sub>0</sub>	0 <sub>1</sub>	1 <sub>3</sub>	0 <sub>2</sub>
$\bar{x}$	0 <sub>4</sub>	1 <sub>5</sub>	0 <sub>7</sub>	1 <sub>6</sub>

$D_1^{n+1}$

	$\bar{Q}_1 \bar{Q}_0$	$\bar{Q}_1 Q_0$	$Q_1 \bar{Q}_0$	$Q_1 Q_0$
$x$	1 <sub>0</sub>	0 <sub>1</sub>	0 <sub>3</sub>	1 <sub>2</sub>
$\bar{x}$	1 <sub>4</sub>	0 <sub>5</sub>	0 <sub>7</sub>	1 <sub>6</sub>

$D_0^{n+1}$

$$D_0 = \bar{Q}_0$$

$$D_1 = \bar{x} \cdot \bar{Q}_1 \bar{Q}_0 + \bar{x} \cdot Q_1 Q_0 + x \cdot \bar{Q}_1 Q_0 + x \cdot Q_1 \bar{Q}_0$$

$$D_1 = \bar{x} \cdot (\bar{Q}_1 \bar{Q}_0 + Q_1 Q_0) + x \cdot (\bar{Q}_1 Q_0 + Q_1 \bar{Q}_0) = \bar{x} \cdot \overline{Q_1 \oplus Q_0} + x \cdot (Q_1 \oplus Q_0)$$


$$\frac{Q_1 \oplus Q_0}{Q_1 \oplus Q_0} =$$

$$\bar{D}_1 = x \cdot (\bar{Q}_1 \bar{Q}_0 + Q_1 Q_0) + \bar{x} \cdot (\bar{Q}_1 Q_0 + Q_1 \bar{Q}_0) = x \oplus Q_1 \oplus Q_0 \rightarrow$$

$$D_1 = \overline{x \oplus Q_1 \oplus Q_0}$$

Contador binario progresivo-regresivo de 2 bits

## Contador binario progresivo-regresivo de 2 bits




Si  $X=0 \rightarrow$

ACTUAL $Q_1 Q_0$	SIGUIENTE $Q_1 Q_0$
00	1 1
01	0 0
10	0 1
11	1 0


Si  $X=1 \rightarrow$

$Q_1 Q_0$ ACTUAL	$Q_1 Q_0$ SIGUIENTE
00	0 1
01	1 0
10	1 1
11	0 0

Monoestable con máquina de estados



Mealy:




$Q_n$	$Q_{n+1}$	J	K
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0

Tabla de transición del flip-flop JK

Método para  
lógica standard

Tabla de excitación

Est.	$Q_0^n$	$Q_0^{n+1}$	$J_0$	$K_0$	$Z$	$Q_0^{n+1}$	$J_0$	$K_0$	$Z$
$S_0$	0	0	0	X	0	1	1	X	1
$S_1$	1	0	X	1	0	1	X	0	0
					$X=0$	$X=1$			



Si la entrada en  $S_0$  cambia de 0 a 1, la salida sigue a la entrada sin importar si el reloj habilita el cambio.

**ESTO PUEDE TRAER PROBLEMAS EN DISEÑOS MAS COMPLEJOS....!!!!!!!!!!!!!!!!!!!!**

## Diseño de circuito monoestable disparado por flanco ascendente





DIAGRAMA DE ESTADOS

Método para  
lógica standard

## TABLA DE EXCITACIÓN

ESTADO ACTUAL / SALIDAS ACTUALES	ENTRADAS ACTUALES		ESTADO SIGUIENTE / SALIDAS SIGUIENTES	ENTRADAS ACTUALES		
	$D_n$	$D_o(n+1)$		$D_n$	$D_o(n+1)$	
$S_0$	0	0	00	01	00	01
$S_1$	0	1	00	10	00	10
$S_2$	1	0	00	10	00	10
$S_3$	1	1	00	00	00	00
			0	1	0	1
			y		y	


y	$Q_1 Q_0$			
	00	01	11	10
0	00	00	00	00
1	01	10	00	10

 $D_1 D_0$ 

$$D_1 = y \cdot (\bar{Q}_1 \bar{Q}_0 + Q_1 \bar{Q}_0) = y \cdot (Q_0 \oplus Q_1)$$


$$D_0 = y \cdot \bar{Q}_1 \cdot \bar{Q}_0$$

$$Z = \bar{Q}_1 \cdot Q_0$$



Por Moore el mismo problema generó un hardware un poco mas complejo pero con la salida sin depender de la entrada, salvo en cada flanco de reloj.

Diseñar en base a un flip-flop JK un circuito que responda con el siguiente diagrama de estados:



Método para  
lógica standard

## TABLA DE EXCITACIÓN


ESTADO ACTUAL	ESTADO SIGUIENTE				ENTRADAS ACTUALES J <sub>0</sub> K <sub>0</sub>			
0	0	0	1	1	0X	0X	1X	1X
1	1	0	1	0	X0	X1	X0	X1
	00	01	10	11	00	01	10	11
	AB				AB			

		AB			
		$\bar{A}$	A	$\bar{B}$	B
$Q_0$	0	0X	0X	1X	1X
	1	X0	X1	X1	X0
		$\bar{B}$	B	$\bar{B}$	B


$$J_0 = A$$

$$K_0 = B$$

⇒



El diagrama de estados corresponde a un flip-flop "JK" ..!!!



ESTADO ACTUAL	ESTADO SIGUIENTE / SALIDA	
0	0	1
1	0	1
	y	

Implementar con FF "D"

TABLA DE EXCITACIÓN


ESTADO ACTUAL	ESTADO SIGUIENTE		ENTRADA ACTUAL $D_0$	
0	0	1	0	1
1	0	1	0	1
	y		y	

Método para lógica standard

$Q_0$	y	
	0	1
0	0	1
1	0	1

$D_0$

$$D_0 = y$$




El diagrama de estados era el de un FF "D"

Método para  
lógica standard


## Diseño de JK con tipo D (MOORE)


### TABLA DE EXCITACIÓN

ESTADO ACTUAL $Q_n$	ESTADO SIGUIENTE $Q_{n+1}$				ENTRADAS ACTUAL $D_0$			
0	0	0	1	1	0	0	1	1
1	1	0	1	0	1	0	1	0
	00	01	10	11	00	01	10	11
	$J_0 K_0$				$J_0 K_0$			



$$D_0 = J_0 \cdot \bar{Q}_0 + \bar{k}_0 \cdot Q_0$$





Diseño de contador progresivo-regresivo con FF "D" y "JK"

Método para lógica standard

Implementar con FF tipo "D" y "JK"

ESTADO	$Q_1^n Q_0^n$	$Q_1^{n+1} Q_0^{n+1}$	$Q_1^{n+1} Q_0^{n+1}$	$D_1^n D_0^n$	$D_1^n D_0^n$	J <sub>1</sub> K <sub>1</sub>	J <sub>0</sub> K <sub>0</sub>	J <sub>1</sub> K <sub>1</sub>	J <sub>0</sub> K <sub>0</sub>
S <sub>0</sub>	00	01	11	01	11	0 X	1 X	1 X	1 X
S <sub>1</sub>	01	10	00	10	00	1 X	X 1	0 X	X 1
S <sub>2</sub>	10	11	01	11	01	X 0	1 X	X 1	1 X
S <sub>3</sub>	11	00	10	00	10	X 1	X 1	X 0	X 1
	y=0	y=1	y=0	y=1		y=0		y=1	

FF<sub>2</sub> "D"
FF<sub>2</sub> "JK"

Tabla de transición FF tipo "D"

$Q_n$	$Q_{n+1}$	D
0	0	0
0	1	1
1	0	0
1	1	1

Tabla de transición FF tipo "JK"

$Q_n$	$Q_{n+1}$	J	K
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0

Método para  
lógica standard

Sintetizar un contador progresivo-regresivo  
binario de 2 bits con MÁQUINA DE MOORE [CONTINUACIÓN]


IMPLEMENTACION CON FFs tipo "D"

		A <sub>1</sub> A <sub>0</sub>			
		00	01	11	10
y	0	1	0	0	1
	1	1	0	0	1


$D_0 = \bar{Q}_0$

		A <sub>1</sub> A <sub>0</sub>			
		00	01	11	10
y	0	0	1	0	1
	1	1	0	1	0


$D_1 = y \oplus Q_1 \oplus Q_0$



Método para  
lógica standard



Este es un ejemplo que demuestra que No siempre se usa menos lógica cuando se emplea "JK" en vez de "D"




*Método de síntesis por descripción de diagrama de estado empleando la máquina de Moore.*

Diseño de un circuito detector de secuencia.

La salida Z, tiene por misión detectar cuando una dada combinación de bits es detectada, por ejemplo indicándolo con un nivel lógico alto y permaneciendo en bajo para cualquier otra combinación de bits de entrada.

El diagrama en bloques de tal circuito se muestra en la siguiente figura



Las especificaciones para el mismo son las siguientes:

Detectar una secuencia de 4 bits cuya trama sea **1011**, debiéndose poner a la salida Z en 1 para indicar dicha condición, caso contrario Z deberá permanecer en nivel lógico bajo.


Se permite solapamiento en la trama de bits

Ejemplo:

X	10000010110111111011011000000
Z	00000000010010000001001000000

Paso 1: Plantear el problema realizando el diagrama de estados y/o tabla de estados del circuito especificado.

Estado actual	Salida actual	Estado siguiente	
		X=0	X=1
S0	0	S0	S1
S1	0	S2	S1
S2	0	S0	S3
S3	0	S2	S4
S4	1	S0	S1



Paso 2: Asignación de estados.

S0    ⇒    Q2 Q1 Q0 = 000  
 S1    ⇒    Q2 Q1 Q0 = 001  
 S2    ⇒    Q2 Q1 Q0 = 010  
 S3    ⇒    Q2 Q1 Q0 = 011  
 S4    ⇒    Q2 Q1 Q0 = 100

Paso 3: Realizar la tabla de excitación del circuito:

Estado actual	Salida FFs actual	Salida Z actual	Estado siguiente / Salidas FFs		Entradas FFs	
			X=0	X=1	X=0	X=1
S0	000	0	S0 / 000	S1 / 001	?	?
S1	001	0	S2 / 010	S1 / 001	?	?
S2	010	0	S0 / 000	S3 / 011	?	?
S3	011	0	S2 / 000	S4 / 100	?	?
S4	100	1	S0 / 000	S1 / 001	?	?
S5	101	?	?	?	?	?
S6	110	?	?	?	?	?
S7	111	?	?	?	?	?

Como regla general para emplear un dado tipo de flip-flop, se debe plantear la denominada tabla de transición del mismo:

Qactual	Qsiguiente	Dactual
0	0	0
0	1	1
1	0	0
1	1	1

La tabla quedaría provisoriamente:

Estado actual	Salida FFs actual	Salida Z actual	Estado siguiente / Salidas FFs		Entradas FFs D2D1D0	
			X=0	X=1	X=0	X=1
S0	000	0	S0 / 000	S1 / 001	000	001
S1	001	0	S2 / 010	S1 / 001	010	001
S2	010	0	S0 / 000	S3 / 011	000	011
S3	011	0	S2 / 000	S4 / 100	000	100
S4	100	1	S0 / 000	S1 / 001	000	001
S5	101	?	?	?	?	?
S6	110	?	?	?	?	?
S7	111	?	?	?	?	?

En cambio si la elección es emplear flip-flops tipo JK se deberían tener en cuenta las dos entradas JK por flip-flop, es decir, un total de seis variables: J0, K0, J1, K1, J2 y K2.

La tabla de transición de este tipo de flip-flop es la siguiente:

Q actual	Q siguiente	J actual	K actual
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0

Si se desea emplear flip-flop tipo JK la tabla de transición anterior quedaría de la siguiente manera:

Estado actual	Salida FFs actual	Salida Z actual	Estado siguiente / Salidas FFs		Entradas FFs J2K2 J1K1 J0K0			Entradas FFs J2K2 J1K1 J0K0		
			X=0	X=1	X=0			X=1		
S0	000	0	S0 / 000	S1 / 001	0X	0X	0X	0X	0X	1X
S1	001	0	S2 / 010	S1 / 001	0X	1X	X1	0X	0X	X0
S2	010	0	S0 / 000	S3 / 011	0X	X1	0X	0X	X0	1X
S3	011	0	S2 / 010	S4 / 100	0X	X0	X1	1X	X1	X1
S4	100	1	S0 / 000	S1 / 001	X1	0X	0X	X1	0X	1X
S5	101	?	?	?	?			?		
S6	110	?	?	?	?			?		
S7	111	?	?	?	?			?		

Continuando con la síntesis de implementación con flip-flops tipo D

Estado actual	Salida FFs actual	Salida Z actual	Estado siguiente / Salidas FFs		Entradas FFs D2D1D0	
			X=0	X=1	X=0	X=1
S0	000	0	S0 / 000	S1 / 001	000	001
S1	001	0	S2 / 010	S1 / 001	010	001
S2	010	0	S0 / 000	S3 / 011	000	011
S3	011	0	S2 / 010	S4 / 100	010	100
S4	100	1	S0 / 000	S1 / 001	000	001
S5	101	X	X/XXX	X/XXX	XXX	XXX
S6	110	X	X/XXX	X/XXX	XXX	XXX
S7	111	X	X/XXX	X/XXX	XXX	XXX

Lo que sigue es sintetizar las funciones de D2, D1 y D0:

X Q2	Q1	Q0	
	0	0	0
	0	X	X
	0	X	X
	0	0	1

$\bar{Q}_1$

D2

$X \cdot Q_1 \cdot Q_0$

X Q2	Q1	Q0	
0 0	0	1	0
0 1	0	X	X
1 1	0	X	X
1 0	0	0	1

$\bar{X} \cdot Q_0$

$\bar{Q}_2$

$Q_2$

$\bar{Q}_2$

00

01

11

D1 10

$\bar{Q}_0$

$Q_0$

$\bar{Q}_0$

$Q_1 \cdot Q_0$

X Q2	Q1	Q0	
	0	0	0
	0	X	X
	1	X	X
	1	1	0

$X \cdot \bar{Q}_1$

$X \cdot \bar{Q}_0$

D0

# Análisis y Síntesis

De los Karnaugh sacamos las siguientes expresiones:

$$D2 = X Q0 Q1$$

$$D1 = /X Q0 + Q1 |Q0$$

$$D0 = X ( /Q0 + /Q1)$$


Por otro lado la salida Z, que sólo depende de las salidas de los flip-flops, tenemos:

Q2	Q1 Q0			
	0	0	0	0
	1	X	X	X
				Z

De aquí se desprende que Z vale:


$$Z = Q2$$

# Análisis y Síntesis



Detector de paridad par en formato serie de 2 bits de magnitud

(BITS ENTRANTES)	$Z_1$	$Z_0$
$D_1, D_0$	(SALIDAS)	
0 0	0	1
0 1	1	0
1 0	1	0
1 1	0	1
trabuzando	0	0



Diseño de comparador de magnitud serie de dos números sin signo (A y B) donde se transmite el bit mas significativo primero



Las salidas Z1Z0 deben cumplir con la siguiente tabla:

Si  $A > B \Rightarrow Z1Z0 = 10$

Si  $A < B \Rightarrow Z1Z0 = 01$


Si  $A = B \Rightarrow Z1Z0 = 11$

Si se está comparando  $\Rightarrow Z1Z0 = 00$




Método para  
lógica standard


## Detector de la secuencia "101" sin solapamiento



Detector de la secuencia "101" sin solapamiento




$z = Q_1 \cdot \bar{Q}_0$




El flip-flop  $JK_0$  funciona como tipo D copiado a  $x$ .

## Comando de un motor con dos pulsadores A y B

Método para  
lógica standard




## Comando de un motor con dos pulsadores A y B




$$J_0 = A \cdot \overline{B}$$

$$K_0 = \overline{A} \cdot B$$



A	B	$J_0$	$K_0$	$Q^{n+1}$
0	0	0	0	$Q^n$
0	1	0	1	0
1	0	1	0	1
1	1	0	0	$Q^n$



Detector de número impar en formato serie cíclico, siendo el primer bit de entrada de cada secuencia, el MSB.



## Controlador de motor paso a paso


Controlador de motor paso a paso bipolar con MOORE

200




## Controlador de motor paso a paso

Secuencia 2 A - C - B - D - A - C - ...  
 Secuencia 0 A - D - B - C - A - D - ...



DIR = 0 → secuencia con sentido horario  
 DIR = 1 → " " " anti horario

DIR	A	B	C	D
0	1	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	0	0	1
1	1	0	0	0
1	0	0	0	1
1	0	1	0	0
1	0	0	1	0



## Controlador de motor paso a paso

	S actual	SALIDAS				Entradas FF'S							
		S siguiente				D <sub>3</sub> D <sub>2</sub> D <sub>1</sub> D <sub>0</sub>							
		A	B	C	D	A	B	C	D	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>
(8)	S <sub>0</sub>	1	0	0	0	0	0	0	1	0	0	1	0
(2)	S <sub>1</sub>	0	0	1	0	0	1	0	0	0	1	0	0
(4)	S <sub>2</sub>	0	1	0	0	0	0	1	0	0	0	0	1
(1)	S <sub>3</sub>	0	0	0	1	1	0	0	0	0	0	0	0
	S <sub>4</sub>	x	x	x	x	x	...	x	...	x			
	⋮	⋮	⋮	⋮	⋮	⋮		⋮					
	⋮	⋮	⋮	⋮	⋮	⋮		⋮					
	S <sub>15</sub>	x	x	x	x	x		x					
	S <sub>0</sub>	x	x	x	x	x	...	x	...	x			
	A B C D	X=0				X=1							

Q<sub>3</sub> ≡ A

Q<sub>2</sub> ≡ B

Q<sub>1</sub> ≡ C

Q<sub>0</sub> ≡ D

## Controlador de motor paso a paso

Método para lógica standard

Si se pone todas "0" para las opciones de S0 y de S4 hasta S15 tendremos:

$$D_3 = \bar{Q}_3 \cdot \bar{Q}_2 \cdot \bar{Q}_1 \cdot Q_0 \cdot \bar{X} + \bar{Q}_3 \cdot \bar{Q}_2 \cdot Q_1 \cdot \bar{Q}_0 \cdot X$$

$$D_2 = \bar{Q}_3 \cdot \bar{Q}_2 \cdot Q_1 \cdot \bar{Q}_0 \cdot \bar{X} + \bar{Q}_3 \cdot \bar{Q}_2 \cdot \bar{Q}_1 \cdot Q_0 \cdot X$$

$$D_1 = Q_3 \cdot \bar{Q}_2 \cdot \bar{Q}_1 \cdot \bar{Q}_0 \cdot \bar{X} + \bar{Q}_3 \cdot Q_2 \cdot \bar{Q}_1 \cdot \bar{Q}_0 \cdot X$$

$$D_0 = \bar{Q}_3 \cdot Q_2 \cdot \bar{Q}_1 \cdot \bar{Q}_0 \cdot \bar{X} + Q_3 \cdot \bar{Q}_2 \cdot \bar{Q}_1 \cdot \bar{Q}_0 \cdot X$$

$$\begin{cases} A = Q_3 \\ B = Q_2 \\ C = Q_1 \\ D = Q_0 \end{cases}$$

$$\begin{cases} D_3 = Q_0 \cdot \bar{X} + Q_1 \cdot X \\ D_2 = Q_1 \cdot \bar{X} + Q_0 \cdot X \\ D_1 = Q_3 \cdot \bar{X} + Q_1 \cdot X \\ D_0 = Q_1 \cdot \bar{X} + Q_3 \cdot X \end{cases}$$

Truth table for D3 (x=0):

Q3	Q2	Q1	Q0
x	1	x	0
0	x	x	x
x	x	x	x
0	x	x	x

Truth table for D3 (x=1):

Q3	Q2	Q1	Q0
x	0	x	1
0	x	x	x
x	x	x	x
0	x	x	x

Truth table for D2 (x=0):

Q3	Q2	Q1	Q0
x	0	x	1
0	x	x	x
x	x	x	x
0	x	x	x

Truth table for D2 (x=1):

Q3	Q2	Q1	Q0
1	x	0	2
0	x	x	x
x	x	x	x
0	x	x	x

Truth table for D1 (x=0):

Q3	Q2	Q1	Q0
x	0	x	0
0	x	x	x
x	x	x	x
1	x	x	x

Truth table for D1 (x=1):

Q3	Q2	Q1	Q0
x	0	x	1
0	x	x	x
x	x	x	x
0	x	x	x

Truth table for D0 (x=0):

Q3	Q2	Q1	Q0
x	0	x	1
0	x	x	x
x	x	x	x
0	x	x	x


Truth table for D0 (x=1):

Q3	Q2	Q1	Q0
x	0	x	0
0	x	x	x
x	x	x	x
1	x	x	x

Sintetizar un generador de señales tal que genere la siguiente secuencia en forma cíclica:


AB	secuencia
00	0111
01	0011
10	0001
11	-----

Qué hacemos con esta combinación??




Las entradas se evalúan en el primer ciclo de reloj de la secuencia.

IMPLEMENTAR UN GENERADOR PWM CON UN CONVERTOR Y MÁQUINA DE ESTADOS MOORE



El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora del convertor analógico-digital. Se debe sincronizar la actividad del ADC para que éste cambie los datos A y B cada 4 ciclos de reloj de la máquina de estados.

Sintetizar un circuito comparador de magnitud de dos números binarios sin signo de 3 bits transmitidos en serie (se manda bit ms significativo primero)




SALIDAS

Z <sub>1</sub>	Z <sub>0</sub>	CONDICIÓN
0	0	en proceso
0	1	X < Y
1	0	X > Y
1	1	X = Y


Se usan 4 FF's

Circuito monoestable disparado por flanco ascendente

Método para lógica standard




Monoestable disparado por flanco ascendente




$Q_1^n Q_0^n$	$Q_1^{n+1} Q_0^{n+1}$	$D_1 D_0$	$Q_1^{n+1} Q_0^{n+1}$	$D_1 D_0$
0 0	0 0	0 0	0 1	0 1
0 1	0 0	0 0	1 0	1 0
1 0	0 0	0 0	1 0	1 0
1 1	0 0	X X	0 0	X X
	$y=0$	$y=0$	$y=1$	$y=1$

$$D_1 = y \bar{Q}_1 \bar{Q}_0 + y Q_1 \bar{Q}_0 \quad D_0 = y \cdot \bar{Q}_1 \bar{Q}_0$$



## Circuito monoestable disparado por flanco ascendente


## Resultados de la simulación



## Síntesis de contador up-down con máquina de Mealy. Descripción en VHDL

```
1 library ieee;
2 use ieee.std_logic_1164.all;
3
4 entity mealy_counter_2bits is
5
6     port
7     (
8         clk      : in  std_logic;
9         dir      : in  std_logic;
10        reset    : in  std_logic;
11        data_out : out std_logic_vector(1 downto 0)
12    );
13
14 end entity;
15
16 architecture rtl of mealy_counter_2bits is
17
18     type state_type is (s0, s1, s2, s3);
19
20     signal state : state_type;
21
22 begin
23     process (clk, reset, dir)
24     begin
25         if reset = '1' then
26             state <= s0;
27         elsif (rising_edge(clk)) then
28             case state is
29                 when s0=>
30                     if dir = '1' then
31                         state <= s1;
32                     else
33                         state <= s3;
34                     end if;
35                 when s1=>
36                     if dir = '1' then
37                         state <= s2;
38                     else
39                         state <= s0;
40                     end if;
41                 when s2=>
42                     if dir = '1' then
43                         state <= s3;
44                     else
45                         state <= s1;
46                     end if;
47                 when s3=>
48                     if dir = '1' then
49                         state <= s0;
50                     else
51                         state <= s2;
52                     end if;
53             end case;
54         end if;
55     end process;
```

```
process (state, dir)
begin
    case state is
        when s0=>
            if dir = '1' then
                data_out <= "01";
            else
                data_out <= "11";
            end if;
        when s1=>
            if dir = '1' then
                data_out <= "10";
            else
                data_out <= "00";
            end if;
        when s2=>
            if dir = '1' then
                data_out <= "11";
            else
                data_out <= "01";
            end if;
        when s3=>
            if dir = '1' then
                data_out <= "00";
            else
                data_out <= "10";
            end if;
    end case;
end process;
end rtl;
```




## TEST BENCH DESCRIPTO EN VHDL del contador sintetizado con Mealy

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.all;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6  entity tb_mealy_counter_2bits is
7  | end tb_mealy_counter_2bits;
8
9  architecture test of tb_mealy_counter_2bits is
10 |
11 |   component mealy_counter_2bits
12 |   |   Port (   clk       : in std_logic;
13 |   |           dir       : in std_logic;
14 |   |           reset     : in std_logic;
15 |   |           data_out  : out std_logic_vector(1 downto 0)
16 |   |   );
17 |   end component;
18 |
19 |   signal clk           : std_logic;
20 |   signal reset        : std_logic;
21 |   signal dir          : std_logic;
22 |   signal data_out     : std_logic_vector(1 downto 0);
23 |
24 |   begin
25 |
26 |   uut: mealy_counter_2bits port map (   clk => clk,
27 |                                       dir => dir,
28 |                                       reset => reset,
29 |                                       data_out => data_out
30 |                                       );
31 |
32 |   gen_reloj : process -- Reloj de 200 ns de periodo y 50% de ciclo de trabajo
33 |   |   begin
34 |   |       clk <= '0';
35 |   |       wait for 100 ns;
36 |   |       clk <= '1';
37 |   |       wait for 100 ns;
38 |   |   end process gen_reloj;
39 |
40 |   estímulos : process
41 |   |   begin
42 |   |       dir <= '0';
43 |   |       reset <= '0';
44 |   |       wait for 30 ns;
45 |   |       reset <= '1';
46 |   |       wait for 40 ns;
47 |   |       reset <= '0';
48 |   |       wait for 2.5 us;
49 |   |       dir <= '1';
50 |   |       wait for 2.5 us;
51 |   |
52 |   |   end process estímulos;
53 |
54 |   end test;
55

```

## Simulación del contador implementado con máquina de Mealy



## Síntesis de contador up-down con máquina de Moore. Descripción en VHDL

```


1  library ieee;
2  use ieee.std_logic_1164.all;
3
4  entity moore_counter_2bits is
5
6  port
7  (
8      clk      : in  std_logic;
9      dir      : in  std_logic;
10     reset    : in  std_logic;
11     data_out : out std_logic_vector(1 downto 0)
12 );
13
14 end entity;
15
16 architecture rtl of moore_counter_2bits is
17
18     type state_type is (s0, s1, s2, s3);
19
20     signal state : state_type;
21
22 begin
23     process (clk, reset, dir)
24     begin
25         if reset = '1' then
26             state <= s0;
27         elsif (rising_edge(clk)) then
28             case state is
29                 when s0=>
30                     if dir = '1' then
31                         state <= s1;
32                     else
33                         state <= s3;
34                     end if;
35                 when s1=>
36                     if dir = '1' then
37                         state <= s2;
38                     else
39                         state <= s0;
40                     end if;
41                 when s2=>
42                     if dir = '1' then
43                         state <= s3;
44                     else
45                         state <= s1;
46                     end if;
47                 when s3=>
48                     if dir = '1' then
49                         state <= s0;
50                     else
51                         state <= s2;
52                     end if;
53             end case;
54         end if;
55     end process;

```

```

56
57     process (state)
58     begin
59         case state is
60             when s0=>
61                 data_out <= "00";
62             when s1=>
63                 data_out <= "01";
64             when s2=>
65                 data_out <= "10";
66             when s3=>
67                 data_out <= "11";
68         end case;
69     end process;
70 end rtl;
71

```




## TEST BENCH DESCRIPTO EN VHDL del contador sintetizado con Moore

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.all;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6  entity tb_moore_counter_2bits is
7  |end tb_moore_counter_2bits;
8
9  architecture test of tb_moore_counter_2bits is
10 |
11 | component moore_counter_2bits
12 | Port (  clk      : in std_logic;
13 |         dir      : in std_logic;
14 |         reset    : in std_logic;
15 |         data_out : out std_logic_vector(1 downto 0)
16 |       );
17 | end component;
18
19 | signal clk      : std_logic;
20 | signal reset    : std_logic;
21 | signal dir      : std_logic;
22 | signal data_out : std_logic_vector(1 downto 0);
23
24 | begin
25
26 | uut: moore_counter_2bits port map ( clk => clk,
27 |                                     dir => dir,
28 |                                     reset => reset,
29 |                                     data_out => data_out
30 |                                   );
31
32 | gen_reloj : process -- Reloj de 200 ns de periodo y 50% de ciclo de trabajo
33 | begin
34 |   clk <= '0';
35 |   wait for 100 ns;
36 |   clk <= '1';
37 |   wait for 100 ns;
38 | end process gen_reloj;
39
40 | estimulos : process
41 | begin
42 |
43 |   dir <= '0';
44 |   reset <= '0';
45 |   wait for 30 ns;
46 |   reset <= '1';
47 |   wait for 40 ns;
48 |   reset <= '0';
49 |   wait for 2.5 us;
50 |   dir <= '1';
51 |   wait for 2.5 us;
52 |
53 | end process estimulos;
54
55 | end test;



```

## Simulación del contador implementado con máquina de Moore



# Síntesis por Moore en VHDL

Síntesis de un control de dos semáforos implementado con máquina de estados Moore y ciclo de reloj variable. Descripción en VHDL



# Síntesis por Moore en VHDL

```
1  -----
2  -- Descripcion en VHDL de un controlador de semaforos
3  -- En este proyecto se describe un controlador de dos semaforos "1" y "2" con modos
4  -- diurno y nocturno, controlado por la entrada "modo".
5  -- Las salidas de las 3 lamparas por semaforo se presentan en "salida" donde:
6  -- salida(5) = luz verde semaforo 2, V2.
7  -- salida(4) = luz amarilla semaforo 2, A2.
8  -- salida(3) = luz roja semaforo 2, R2.
9  -- salida(2) = luz verde semaforo 1, V1.
10 -- salida(1) = luz amarilla semaforo 1, A1.
11 -- salida(0) = luz roja semaforo 1, R1.
12 -- La secuencia de encendido de las lamparas se hace de la siguiente manera:
13 -- Modo diurno (modo = '0'): R2-R1 -> R2-V1 -> R2-A1 -> R2-R1 -> V2-R1 -> A2-R1 -> REPITE
14 -- Modo nocturno (modo = '1'): apagado-apagado -> A2-A1 -> REPITE.
15 -- Para hacer el sistema mas realistico se definen ciclos de reloj variable segun en que
16 -- estado se encuentre:
17 -- R2-R1 dura 3000 ms.          0BB8 EN HEXADECIMAL.
18 -- R2-V1 dura 20000 ms.        4E20 " " .
19 -- R2-A1 y A2-R1 duran 2000 ms. 07D0 " " .
20 -- V2-R1 dura 40000 ms.        9C40 " " .
21 -- apagado-apagado dura 1000 ms. 03E8 EN HEXADECIMAL.
22 -- A2-A1 dura 1000 ms.         03E8 EN HEXADECIMAL.
23 -- Para ello se usa un reloj base de 50 MHz que se divide hasta 1KHz (1 ms de periodo).
24 -- Ese reloj entra a un contador preseteable con un dato que se modifica (count_max) cada vez
25 -- que se pasa a un nuevo estado.
26 -- Resultado: Funciona OK.
27 -- Archivo: semaforo.vhd
28 -- Sergio Noriega ISLD 2016
29 -- *****
30
31 library ieee;
32 use ieee.std_logic_1164.all;
33 use ieee.std_logic_arith.all;
34 use ieee.std_logic_unsigned.all;
35
36 entity semaforo is
37
38   Port ( clock      : in std_logic;  --ENTRADA DE 50 MHZ
39         modo       : in std_logic;  --Entrada para ajuste diurno-nocturno
40         reset      : in std_logic;  --Reset
41         salida     : out std_logic_vector (5 downto 0)
42       );
43
44 end semaforo;
45
46 architecture Comportamiento of semaforo is
47
48   signal clock_1ms, clock_div, temporal, clock_prog : std_logic;
49   signal count_max : std_logic_vector (15 downto 0); --Hasta 65 segundos
50   signal counter   : integer range 0 to 24999 := 0;
51   signal counter2  : integer range 0 to 60000 := 0;
52
53   type state_type is (s0, s1, s2, s3, s4, s5, s6, s7);
54   signal estado : state_type;
55
```

# Síntesis por Moore en VHDL

Este proceso genera un reloj de 1KHz y 50% de ciclo de trabajo.

Este proceso genera un reloj de período variable en base al reloj anterior. En '0' estará 'count\_max' x 1ms y en '1' 1ms.

Este proceso junto al siguiente forman la máquina de estado Moore que responde a la entrada 'modo'.

```
56 begin
57
58 divisor_de_frec: process (reset, clock) -- Genera un reloj de 1ms de periodo
59 begin
60     if reset = '1' then temporal <= '0';
61         counter <= 0;
62     elsif rising_edge(clock) then
63         if (counter = 24999) then
64             temporal <= NOT(temporal);
65             counter <= 0;
66         else
67             counter <= counter + 1;
68         end if;
69     end if;
70 end process;
71
72 clock_1ms <= temporal; --Onda cuadrada de 1KHz y 50% de duty cycle.
73
74 clock_var : process (clock_1ms, reset) --Genera el reloj de periodo variable
75 begin
76     if rising_edge (clock_1ms) then
77         if counter2 < count_max then
78             clock_prog <= '0';
79             counter2 <= counter2 + 1;
80         else counter2 <= 0; clock_prog <= '1';
81         end if;
82     end if;
83 end process;
84
85 clock_div <= clock_prog;
86
87 gen_salidas: process (clock_div, reset, modo)
88 begin
89     if reset = '1' then estado <= s0;
90     elsif (clock_div'event and clock_div = '1') then
91         case estado is
92             when s0 => if modo = '0' then estado <= s1;
93                 else estado <= s7; end if;
94             when s1 => if modo = '0' then estado <= s2;
95                 else estado <= s0; end if;
96             when s2 => if modo = '0' then estado <= s3;
97                 else estado <= s0; end if;
98             when s3 => if modo = '0' then estado <= s4;
99                 else estado <= s0; end if;
100            when s4 => if modo = '0' then estado <= s5;
101                else estado <= s0; end if;
102            when s5 => if modo = '0' then estado <= s6;
103                else estado <= s0; end if;
104            when s6 => if modo = '0' then estado <= s1;
105                else estado <= s0; end if;
106            when s7 => if modo = '0' then estado <= s0;
107                else estado <= s0; end if;
108        end case;
109     end if;
110 end process;
```


```
111
112 process (estado)
113     begin
114         case estado is
115             when s0 => salida <= "000000"; --Todas las luces apagadas
116                 count_max <= x"03E8"; -- 1 segundo
117             when s1 => salida <= "001001"; --Prendidas R2 y R1
118                 count_max <= x"0BB8"; -- 3 segundos
119             when s2 => salida <= "001100"; --Prendidas R2 y V1
120                 count_max <= x"4E20"; -- 20 segundos
121             when s3 => salida <= "001010"; --Prendidas R2 y A1
122                 count_max <= x"07D0"; -- 2 segundos
123             when s4 => salida <= "001001"; --Prendidas R2 y R1
124                 count_max <= x"0BB8"; -- 3 segundos
125             when s5 => salida <= "100001"; --Prendidas V2 y R1
126                 count_max <= x"9C40"; -- 40 segundos
127             when s6 => salida <= "010001"; --Prendidas A2 y R1
128                 count_max <= x"07D0"; -- 2 segundos
129             when s7 => salida <= "010010"; --Prendidas A2 y A1
130                 count_max <= x"03E8"; -- 1 segundo
131         end case;
132     end process;
133
134 end Comportamiento;
135
136
```

En este segundo proceso de la máquina de estados, se definen los valores de 'salida', y los valores de precarga (count\_max) del proceso 'clock\_var' que sirve para generar el reloj de período variable de dicha máquina de estados. Ejemplo: Para el estado V2R1 el valor en hexa es '9C40' ó 40.000, es decir, el período de 'clock\_div' será  $1 \text{ ms} \times 40.000 = 40 \text{ segundos}$ . Ese es el tiempo en que estarán las lámparas V2 y R1 encendidas.

# Síntesis por Moore en VHDL


```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.all;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6  entity tb_semaforo is
7  end tb_semaforo;
8
9  architecture test of tb_semaforo is
10
11     component semaforo
12     Port ( clock      : in std_logic;
13           modo       : in std_logic;
14           reset      : in std_logic;
15           salida     : out std_logic_vector(5 downto 0)
16           );
17     end component;
18
19     signal clock      : std_logic;
20     signal modo       : std_logic;
21     signal reset      : std_logic;
22     signal salida     : std_logic_vector (5 downto 0);
23
24     begin
25
26     uut: semaforo port map      (      clock => clock,
27                                     modo => modo,
28                                     reset => reset,
29                                     salida => salida
30                                     );
31
32     gen_reloj : process -- Reloj de 20 ns de periodo y 50% de ciclo de trabajo
33     begin
34         clock <= '0';
35         wait for 10 ns;
36         clock <= '1';
37         wait for 10 ns;
38     end process gen_reloj;
39
40     estímulos : process
41     begin
42         reset <= '0';
43         modo <= '0';
44         wait for 300ns;
45         reset <= '1';
46         wait for 500ns;
47         reset <= '0';
48         wait for 100000 ns;
49
50     end process estímulos;
51 end test;
```

## Simulación del semáforo implementado con máquina de Moore



Esta simulación se hizo en otro proyecto donde solo se agregó la salida de reloj de 1KHz para test y modificando los valores de 'count\_max' a fin de disminuir los tiempos de simulación

## Simulación del semáforo implementado con máquina de Moore



# Análisis y Síntesis

## Método de síntesis por HDL (Lenguaje de Descripción de Hardware)

Empresas tales como Altera, Xilinx, Micro Semi, Lattice, QuickLogic, etc., brindan una serie de dispositivos lógicos programables por hardware y sus correspondientes herramientas para diseño de pequeños volúmenes de producción, siendo realizados directamente por el usuario.

Otras proveen soluciones para grandes volúmenes de fabricación, denominadas ASICs (Application Specific Integrated Circuit), tales como Texas Instruments, Microchip, IBM, LSI Logic, etc.

Para cualquiera de estas opciones, existen soluciones que permiten diseñar y testear los diseños empleando técnicas de descripción textual de sistemas y componentes, empleando lenguajes conocidos como de «descripción de hardware», siendo los mas relevantes VHDL y Verilog.

Con el avance de las técnicas de fabricación ya se encuentran incluso disponibles plataformas con soluciones que combinan las necesidades de integrar tanto lo analógico como lo digital.

# Análisis y Síntesis

## Bibliografía:

### Apuntes de teoría:

- "Análisis y Síntesis". S. Noriega.

### Libros:

- "Sistemas Digitales". R. Tocci, N. Widmer, G. Moss. Ed. Prentice Hall.
- "Diseño Digital". M. Morris Mano. Ed. Prentice Hall. 3ra edición.
- "Diseño de Sistemas Digitales". John Vyemura. Ed. Thomson.
- "Diseño Lógico". Antonio Ruiz, Alberto Espinosa. Ed. McGraw-Hill.
- "Digital Design: Principles & Practices". John Wakerly. Ed. Prentice Hall.
- "Diseño Digital". Alan Marcovitz. Ed. McGraw-Hill.
- "Electrónica Digital". James Bignell, R. Donovan. Ed. CECSA.
- "Técnicas Digitales con Circuitos Integrados". M. Ginzburg.
- "Fundamentos de Diseño Lógico y Computadoras". M. Mano, C. Kime. Ed. Prentice Hall.
- "Teoría de conmutación y Diseño lógico". F. Hill, G. Peterson. Ed. Limusa